Pro aplikaci čítače bylo potřeba zajistit kmitočty 1MHz, 100kHz, 10kHz, 1 kHz a blokovaný kmitočet 100Hz. Pro prvotní pokusy s čítačem na nepájivém poli jsem se rozhodl použít vysoce stabilní krystalový oscilátor EPSON HG-2150CA 1.00MHZ SVH, který má maximální povolenou odchylku kmitočtu ±15ppm a pracuje s napájecím napětím 5V. Při prvních pokusech se tento krystalový oscilátor osvědčil, kdy při opakovaném, měření jeho parametrů, byl výstupní kmitočet oscilátoru 1MHz s odchylkou +1 Hz, což se pro běžné měření jeví jako více než vyhovující. Potřebné kmitočty jsou dále získávány postupným dělením primárního kmitočtu deseti. Aby se dal modul použít jako samostatná časová základna, byly zvoleny čítače, které mohou pracovat v módu BI-QUINARY, kdy vstup děleného kmitočtu je přiveden na děličku pěti a její výstup se přivádí na děličku dvěma. Toto zapojení pak na svém výstupu generuje kmitočet f_IN/10 se střídou 1:1, zatímco klasická dekadická dělička v binárním módu, generuje kmitočet se střídou 4:1, což sice v aplikaci čítače nehraje roli, ale pro použití jako čaasové základny v jiných aplikacích by to mohlo vadit. Dále byl požadavek na možnost blokování posledního dělícího stupně, což omezovalo výběr čítače s možností resetu a z obvodů, které nakonec přicházely v úvahu vyšel dvojitý dekadický čítač 74HC390, který plně odpovídal výše uvedeným požadavkům. Z uvažovaného kmitočtu 1MHz pak bylo potřeba provést 4x dělení kmitočtu deseti a proto byly pro první prototyp použity dva tyto obvody. Konečné zapojení jsem však nakonec musel rozšířit ješte o jeden dekadický čítač (1/2 74HC390) a to proto, že použité precizní oscilátory 1MHz se staly na trhu nedostupné a byly k dispozici jen oscilátory s kmitočtem 10MHz. Tento fakt ve své podstatě nepřinesl větších problémů, jen jsem návrh plošného spoje upravil na oboustranný plošný spoj při zachování původní konfigurace vývodů a velikosti modulu. 

Obr. č. 1 - Schéma modulu časové základny

První prototyp byl ještě doplněn o jedno hradlo NAND IC1, které je zde použito jako budič dalších obvodů a ochrana výstupu oscilátoru proti zkratu. Tento předpoklad vychází z faktu, že jsem měl ještě pár kusů oscilátorů 1MHz a při jejich použití se neosazuje IC2 a jen se provede propájení vývodů č.4 a 3 tohoto integrovaného obvodu a výstup oscilátoru je pak přiveden přímo na výstup modulu a mohl být při použití jako unioverzální časové základny zkratován což by mohlo vést ke zničení oscilátoru. Děličky IC3 a IC4B jsou pak ve standartním BI-QUINARY zapojení bez možnosti vnějšího nulování/blokování a poslední stupeň má pak jěště vyveden vstup blokování RESET. Na tento vstup je odporem R1 přivedena nízká logická úroveň a v případě použití jako univerzální časové základny je bez potřeby jej dále ošetřit na výstupu signál se střídou 1:1.

Obr. č. 2 a 3 - Návrh desky plošného spoje časové základny

Obr. č. 4 a 5 - Osazovací plány časové základny

Obr. č. 6 - Provedení časové základny s pro oscilátor 10MHz (vlevo) a 1 MHz (vpravo) (drátová propjka vlevo od IC2 je oprava verze 1.3)

Seznam součástek